XI Seminario de Invierno CAPAP-H, Barcelona, 6 y 7 de febrero de 2020

En nombre del comité de organización local de la Universitat Autònoma de Barcelona, es un placer anunciaros oficialmente la XI edición del Seminario de Invierno CAPAP-H, que se celebrará en Barcelona los días 6 de febrero (jueves) y 7 de febrero (viernes) de 2020.

En esta página iremos publicando los detalles actualizados del evento.

Computación reconfigurable, FPGAs y aceleradores no convencionales

Logística:

  • Comidas y cena: Comidas en el campus (a pagar por cada asistente). Cena opcional, a pagar por cada asistente: Se propondrá un lugar bonito para los que quieran asistir.
  • Alojamiento recomendado (A pagar por cada asistente):
    Hotel Exe Campus, Vila Universitaria – Campus UAB Edificio Blanc 08193 Cerdanyola del Vallès, Barcelona. Teléfono: 932087108
    • Precio: Por habitación y noche (alojamiento y desayuno, impuestos incluídos): Individual: 65€, Doble: 74€
    • Reserva: Contactar con el hotel y utilizar como clave CAPAP-H

Actividades

Jueves 6 de febrero 2020

Mañana

  • Presentación del seminario
  • Charlas seminario: FPGA, ASIC, y arquitectura RISC-V (en colaboración con la Red-RISCV)
  • Presentaciones de los grupos de CAPAP-H (1): Casos de uso, proyectos, oportunidades de colaboración, relaciones con empresas y/o contactos internacionales, sobre el uso de FPGAs o aceleradores no convencionales.

Tarde

  • Reunión de la red CAPAP-H: Futuro y estrategias de continuidad.
  • Presentaciones de los grupos de CAPAP-H (2) y presentaciones de empresa
  • Seminario demostración: Herramientas de desarrollo de Intel para FPGAs.

Evento social: Visita guiada al Sincrotrón Alba, o al CNM (Centro Nacional de Microelectrónica)

Viernes 7 de febrero 2020

Mañana, Seminario técnico

Programación y síntesis de alto nivel en FPGAs

Impartido por: David Castells Rufas (Grupo CEPHIS, Universitat Autònoma de Barcelona)

En este turorial práctico vamos a ver cómo crear soluciones de altas prestaciones en FPGAs utilizando OpenCL. Primero daremos un breve repaso a las herramientas de diseño clásicas para FPGAs y haremos algunos pequeños diseños para entender el proceso de síntesis, verificación y ejecución. Después vamos a crear diseños a partir de las herramientas basadas en OpenCL. Crearemos varios kernels y analizaremos sus características mediante las herramientas proporcionadas por los fabricantes. Analizaremos el uso de recursos de la FPGA y el rendimiento obtenido. Presentaremos las múltiples opciones que tenemos para intentar maximizar el rendimiento y reducir el consumo de recursos. Veremos algunas de las directivas que podemos utilizar para modificar el comportamiento del compilador para hacer unrolling de loops, controlar las unidades de cómputo creadas y modificar las características de la memoria. Practicaremos la creación de múltiples kernels y la comunicación entre ellos a partir de canales directos. Veremos cómo comunicarnos con bloques de hardware desarrollados mediante lenguajes clásicos de desarrollo hardware.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

Este sitio usa Akismet para reducir el spam. Aprende cómo se procesan los datos de tus comentarios.